


Nur für den Dienstgebrauch!

D.04.
 MOS-Logik.

DIGITALSCHALTUNG

OBERRAT ALFRED TOLK (Quelle: RFZ/FSN)

Störsicherer Anschluß einer MOS-Logik an eine Leitung



Wirkungsweise: Bei 0-Pegel auf der Senderseite soll der bipolare Transistor leiten. Nach Ablauf der durch das B-C-Glied parallel zur Gate-Source-Strecke bedingten Verzögerung (Unterdrückung von Störimpulsen) ist dann der FET leitend. D2 leitet ebenfalls. Da der Spannungsabfall an D3 etwa gleich dem an D2 ist, liegt am Eingang der MOS-Logik praktisch 0 Volt. Dieser Zustand ist in weiten Grenzen ($\sim \pm 10$ V) unabhängig von einer Differenz zwischen den Bezugspotentialen vom Sender und Empfänger.

Ist der bipolare Transistor gesperrt, so sperrt auch der FET wieder nahezu unabhängig von der Differenz der Bezugspotentiale. Es leitet jetzt die Diode D1 und es stellt sich am Eingang der MOS-Logik der 1-Pegel ein.

Hinweise zur Dimensionierung: Unter Einhaltung der angegebenen Toleranzen für R1, R2 und die Betriebsspannungen arbeitet die Schaltung unter worst-case-Bedingungen. Die Widerstände am Eingang und die Verzögerungszeitkonstante können den jeweils vorliegenden Bedingungen in weiten Grenzen angepaßt werden.

Schutzrechtssituation:

frei von Rechten Dritter	
geschützt durch /WP angemeldet [☒]	

[☒] Bei produktionswirksamer Nutzung BfN (RFZ) informieren.