

D.09.


MOS-Logik, Leistungsstufe

## DIGITALSCHALTUNG

OBERRAT ALFRED TOLK

(Quelle: RFZ/FSN)

Leistungsstufe für MOS-Logik, z. B. zur Anpassung an Leitungen, kapazitive Lasten o. ä.



**Wirkungsweise:** Die Schaltung invertiert! Bei Logik 0 ist der FET leitend, der bipolare Transistor gesperrt und umgekehrt. Die Schaltung nützt das spezielle Kennlinienfeld des MOSFET mit Strombegrenzung und ergibt optimale Anpassung an die MOS-Logik. Ein - bei oberflächlicher Betrachtung - im Übergangszustand möglich erscheinender Kurzschluß tritt nicht auf, weil die bei noch leitendem bipolaren Transistor am Gate des FET stehende Spannung  $> -7,5$  V ist und damit selbst bei Verwendung des SMY 52 der Strom auf ca. 20 mA begrenzt bleibt. Die Schaltung verlangt also keine besonders steilen Flanken des ansteuernden Signals.

**Hinweise zur Dimensionierung:** Wenn keine besonderen Anforderungen an das Zeitverhalten gestellt werden, können R2 und die Diode entfallen. Es tritt dann - je nach Typ des bipolaren Transistors - eine Speicherzeit von einigen  $\mu$ s auf, d. h. die 1-0-Flanke des Ausgangssignals ist gegenüber der 0-1-Flanke des Eingangssignals entsprechend verzögert und nicht so steil. Im statischen Verhalten ergeben sich praktisch keine Unterschiede.

In einer solchen vereinfachten Anordnung wird allerdings der Maximalstrom im Übergang größer, weshalb hier nur SMY 50, 51 oder U 105 D verwendet werden darf. Bei  $-U_2 = 13$  V ist dann  $I_{\max} = 20$  mA.

Die Schutzdiode parallel zu Basis-Emitter-Strecke ist nur erforderlich, wenn damit gerechnet werden muß, daß zwar die Betriebsspannung  $U_1 = -27$  V, nicht aber die Spannung  $U_2 = -13$  V vorhanden ist (Einschaltvorgang!).

Erreichbare Daten: Mit SMY 52 und SS 218 D und Belastung des Ausgangs mit 10 nF ist die Anstiegs- und Abfallzeit etwa 2  $\mu$ s, bei 1 nF  $< 0,5$   $\mu$ s.

Bei Kurzschlußgefahr des Ausgangs ist in Reihe zum Ausgang ein Widerstand zu schalten, der den Kurzschlußstrom auf den für die verwendeten Bauelemente zulässigen Wert begrenzt. Das Verhalten bei kapazitiver Last verschlechtert sich dann natürlich. (Bei SMY 52  $R_v = 180 \Omega$ , wenn ein Kurzschluß nach  $-13$  V in Rechnung gestellt wird. Wird nur mit Kurzschluß nach 0 V gerechnet,  $R_v$  je nach  $I_{\max}$  des bipolaren Transistors bemessen). Rg 813 Bg 105/4/77